Trecerea la tehnologii de fabricație sub 1nm pentru procesoare nu va veni prea curând, chiar dacă industria continuă să avanseze. Conform unui roadmap publicat de IMEC, primul nod real sub acest prag ar urma să apară abia în jurul anului 2034, ceea ce confirmă că ritmul de miniaturizare a încetinit față de anii anteriori.
Până atunci, evoluția continuă în zona sub-2nm, unde marii jucători precum TSMC și Intel pregătesc mai multe generații bazate pe arhitecturi GAA (Gate-All-Around) sau nanosheet. Acestea vor duce tehnologia până în jurul valorii de 1nm în perioada 2030–2031, dar fără să depășească efectiv acest prag. Motivul ține de costuri, complexitate și limite fizice, care devin tot mai evidente.
Pentru a compensa, industria se bazează tot mai mult pe chiplet-uri și packaging avansat (2.5D și 3D), care permit creșterea performanței fără a reduce agresiv dimensiunea tranzistorilor. Practic, în loc să micșoreze totul pe același cip, producătorii combină mai multe componente într-un singur pachet, o abordare deja folosită intens în procesoarele moderne și în zona AI.
După 2034, lucrurile devin mai interesante. Nodurile estimate includ:
- 0.7nm (A7) în jur de 2034, bazat pe arhitectură CFET (tranzistori stivuiți vertical)
- 0.5nm (A5) în jur de 2036
- 0.3nm (A3) în jur de 2040
Aceste soluții ar putea crește densitatea tranzistorilor cu până la 80%, dar vin la pachet cu schimbări majore de design.
Pe termen și mai lung, roadmap-ul indică o tranziție către 2D FET, o tehnologie care folosește materiale complet noi. Primele implementări sunt estimate pentru:
- 0.2nm (A2) în jur de 2043
- sub 0.2nm în jur de 2046
Aici nu mai vorbim doar de optimizări, ci de o schimbare fundamentală a modului în care sunt construiți tranzistorii.
În paralel, se schimbă și materialele folosite pentru interconectare. Cuprul, standardul actual, va fi înlocuit treptat de alternative precum ruteniu (Ru) sau chiar compuși avansați precum PtCoO₂, pentru a reduce rezistența și pierderile de energie la scară foarte mică. De asemenea, alimentarea cu energie va fi integrată mai profund în cip, inclusiv prin soluții direct în substrat sau pachet. Mai multe detalii puteți afla din sursa noastră.
